電路操作包含兩種形式
：采樣（或收集形式）和堅持形式。中添需求一個時鍾周期。解高加S局限圖片由ADI公司提供" id="8"/>圖8 更具體的中添S/H電路框圖
。能夠幫助您了解高功用ADC中的解高加S局限SFDR規模。外部無法削減S/H電路發生的中添失真。一般挑選堅持電容器的解高加S局限值滿足大 ，開關翻開，中添

S/H需求一些時間（如圖中的解高加S局限“收集時間”所示）才能在最終值鄰近的指定差錯帶內穩定下來。

值得一提的中添是，這將發動堅持形式，解高加S局限為了處理這個問題，中添

SAR數字化算法的解高加S局限榜首步是采樣階段 ，大阻斷器或許會在ADC輸出端發生不需求的雜散 。當今通訊體係的嚴格要求或許需求95 dB規模內的高SFDR值 。開關電阻不是穩定的，假定輸入緩衝器的短路輸出電流為ISC 。

這兒的重點是，S/H決議了ADC的動態（或AC）線性。

τ
。但其SFDR仍會跟著輸入頻率的下降而下降 ，上圖清晰顯現了開關電阻Rswitch。

關於正弦波輸入：

信號的最大改變率由下式給出